当前位置:首页专利查询上海集成电路研发中心有限公司专利正文

　　本发明专利技术属于半导体集成电路制造工艺技术领域，公开了一种全隔离有源区结构的制备方法，首先在半导体衬底上形成氧化层；然后对氧化层图案化以形成沟槽结构；接着沟槽结构内依次形成外延层以及顶硅层；再接着去除氧化层；然后采用电解工艺将外延层电解为多孔硅；最后采用热氧化工艺将多孔硅氧化为氧化硅，形成全隔离有源区结构。本发明专利技术通过电解工艺将外延层电解为多孔硅，再通过热氧化工艺将多孔硅氧化为氧化硅，不仅能形成较好的致密绝缘层，避免了有源区剥离的风险，降低了生产成本，相比现有的全隔离有源区结构的形成工艺，省去了在SOI衬底上定义有源区的步骤，简化了工艺步骤，且工艺可控，同时与现有的集成电路平面工艺相兼容。

　　随着集成电路工艺的持续发展，器件特征线宽越来越小，由此带来了很多小尺寸效应如短沟道效应等，集成电路的功耗持续上升。另外，由于应用范围的不断扩大，使得空间应用对集成电路提出更高的要求，传统的CMOS集成电路面临更多的挑战。为了消除栓锁效应(Latch-up)以及将高能粒子产生的离化效应催生了一种新的衬底材料：绝缘层上硅(SiliconOnInsulator，SOI)。SOI材料可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。目前比较广泛使用且比较有发展前途的SOI的材料主要有注氧隔离的SIMOX(SeparationbyImplantedOxygen)材料、硅片键合和反面腐蚀的BESOI(Bonding-EtchbackSO

　　一种全隔离有源区结构的制备方法，其特征在于，包括以下步骤：步骤S01，提供一半导体衬底，在所述半导体衬底上形成氧化层；步骤S02，对所述氧化层图案化，以在所述氧化层中形成沟槽结构；步骤S03，采用外延生长工艺在所述沟槽结构内形成预设厚度的外延层；步骤S04，在所述外延层的上表面形成顶硅层，其中，所述顶硅层的上表面与所述氧化层的上表面平齐；步骤S05，去除所述氧化层；步骤S06，采用电解工艺将所述外延层电解为多孔硅；步骤S07，采用热氧化工艺将所述多孔硅氧化为氧化硅，形成全隔离有源区结构。